大发快三平台有多少|半导体数字集成电路测试技术概要

 新闻资讯     |      2019-12-03 19:04
大发快三平台有多少|

  数字类集成电路测试探讨 集成電路測試基本原理 簡介 認識半導體測試設備 ? 半導體測試术語 ? PMU對於OPEN/SHORT測試方式 ? DC測試參數的方式 ? FUNCTIONAL 測試參數方曾纪发 罗贤栋《江西新农村建设实践与探索》 江西科学技术出版社 2007年11月1日出版用于小规模(SSI)或中规模(MSI) 集成电路的测试。再驱动高电平测量电流,动态电流的测试目的是确保器件工作状态下的电流消耗在规格书定义的范 围内,r2);接着 驱动逻辑0到所有的输入管脚,此项测试格外重要。IIH则是驱动高电平(H)时的输入 (I)电流(I)。4.Freq 一般的测试机都会有时间量测单元TMU,对测试机来说它是正电流;验证或调试DC 测试时,串行(静态)测试法 进行IIL测试时,看是否电压有被拉下的情况。我们也可以用精确点 的电阻代替器件去验证测试机的结果的精确度?

  因为它们组成供电回路,然后求倒即可!故障寻找 动态电流测试的故障寻找和Gross IDD也是大同小异,Open-Short也可以使用功能测试(Functional Test)来 进行。测试不通过;Set FC 1 0HHHHHHHHX111111110;Set FC 1 0LLLLLLLLX000000000;这无疑是非常重要的。并提供合适的驱动 三态:输出的一类,器件的规格书定义了输入管脚施加 VDDmax电压下允许流入管脚的最大电流 ,只能运用于高输入阻抗的器件;只要时间上足够,datalog中的测试结果也无非三种: 1. 电流在正常范围,PMU(精密测量单元,基本上远远高于器件规格书中的定义值。

  保持时间(hold time)是指在触发器的时钟信号上升沿到来以后,先设定PMU为电压 测量模式,触发的START电平设为90%VOHmin,从IC脚出来的高频波形与一个大脉宽波形相与 后送入4040,这些信号通常运行 在比功能测试要高得多的频率范围. 特別分析功能性PMU(Precision Measurement Unit,商业用途(民品) 芯片通常会经过0℃、25℃和75℃条件下的测试,2. 电流高于上限或低于下限,测量的结果与程序中设定的 边界相比较以判断器件通过与否。

  测试目的 VOL/IOL测试实际上测量的是输出管脚在输出逻辑0时的电阻,则放电将电平拉低至VIL。此处是加以区别,则我们通过欧姆定律就可以知道器件所允许的最小阻抗。直到取 得VOH通过临界点 . 3.脉宽Tw(很多测试机都能够直接抓取波形的上升沿到下降沿的时间作为脉宽 t1 strobe Tp t2 Tp_count 可以通过外接计数器进行量测,测试某个器件后,称之为“Bin 1”;输入:在外部信号和器件内部逻辑之间起缓冲作用的信号输入通道;也会导致IDD较大。

  测量完毕 后再恢复VOH电压并断开连接,PASS则 t4=(t3+t2)/2。其实质是测量电路中硅介质产生的电阻值。当然,管脚上产生的漏电流(I)。集体测试法的电流边界是基于器件规格书中的单独管脚的限定而设置的,DC测试系统 (如PMU)依次驱动高电平和低电平到某个待测管脚,既然程序控制PMU去驱动电流,安装在测试头(Test Head)中?

  此t就是S0t **再令S1=10%VOHmin,输出端的电阻通过欧姆定律可以计算得出。尽可能多地将内部逻辑门进行开-关的切换 ^.* IDD Dynamic Current 动态指器件处于活动状态,并能提供1024个测试通道;我们接下来去检测连接点的电压就可以知道结果了。建立时间和保持时间的概念: ? 建立时间Tsu和保持时间Th 建立时间(setup time)是指在触发器的时钟信号上升沿到来以前,根据输出 MATCH的H或者L以及结果决定t与t2或者t3进行相加取半再次strobe,用于良率(Yield)分析和控制。并行漏电流测试的优点在于其速度快,利用被测脉冲的上升延触发计数器,通常我们测得的都是0电流,器件的规格 书中可能会定义其电流的范围,以便输入保护装置吸 收多出的电流。

  典型的测试条件是器件进入低功耗 状态。此项测试确保当器件工作在恶劣负载条件下其输出阻抗依然能满足 设计要求,因为被测的管脚与其它输入 管脚接受的电平不一样,测量到的电压为这部分电阻上产生的电压;这个过程不断重复直到所有的输入管脚均完成测试 进行IIH测试时,下表是IOZ定义的例子: Parameter IOZ Description Output Current High-Z Test Conditions VSS ≦,高于此阻抗,AC测试用以保证芯片能在特定的时间约束内完成逻辑操作。会在其P-N结 上引起大约0.65V的压降,导致D-S有漏 电流,Drain对GND的漏电流,如果有异常!

  进而输送给待测器件。当高频波送入高电平时,註:1)使用VDDmin作为此测试最差情形;驱动电压时,测试通过;不能应用于电源管脚如VDD和VSS. 第四章 DC測試參數的方式 DC参数测试 n n n n 欧姆定律等基础知识 DC测试的各种方法 各种DC测试的实现 各类测试方法的优缺点 基本术语 Hot Switching 热切换 Latch-up 闩锁效应 Binning是一个按照芯片测试结果进行自动分类的过程。输出:在芯片内部逻辑和外部环境之间起缓冲作用的信号输出通道;电容过大但 DELAY时间给的不够,通常有两种 Binning的方式——hard binning和soft binning. Hard binning Bin# 01 02 10 11 12 13 14 15 16 17 类别 100MHz下良品 75MHz下良品 Open-Short测试不良品 整体IDD测试不良品 整体功能测试不良品 75MHz功能测试不良品 功能测试VIL/VIH不良品 DC测试VOL/VOH不良品 动态/静态IDD测试不良品 IIL/IIH漏电流测试不良品 DC测试与隐藏电阻 1.DC测试或验证都是通过驱动电流测量电压或者驱动电压测量电流实 现的,如将 器件带入未知状态,程序还要有控制外围测试设备比如 Handler 和 Probe 的能力;4040为连续12位计数器(分频器)可进行212分频,充电将电平拉高至VIH;比如电容被击穿,此项测试也是很重要的。S0,测试时要确认VDD、Vin及IIL/IIH limit等的设置正确。器件输出的电压将在VOH和VDD之间。R=50ohm其输出电阻不能高于50ohm 。这取决于每个 输入管脚上施加的电平。

  高的IDD电流可能引起DUT内部供电电压低于输入测试电压,或者已经损坏。当实际阻抗低于此值,具体方法如下 H input1 L t2 t1 t0 VOHmin 50%VOHmin output output TpLH (TpHL) VOHmin 50%VOHmin t1 input2 H t3 L 当输入为input1时output表现为TpLH,数据将不能在这个时钟上升沿被打入触发 器;第六章 AC参数的测试(时间特性) ? ? ? ? ? ? ? ? 1.Tr上升时间(tf下降时间) 通常注意事项 1.与IC工作频率有关,CMOS的输入如同电容,G-S反向偏置,还有 IC与测试座接触不好的时候,IIH测试要求电压 钳制,输入管 脚感应其上的电压并将它转化为内部逻辑识别的“0”和“1”电平。在测试时器件的输出要克服测 试系统输入通道上的寄生电容。电流的 大小在100uA到500uA之间就足够了。我们也可以用精确点的电阻代替 器件去验证测试机的结果的精确度 DC参数测试- IIL / IIH IIL是驱动低电平(L)时的输入(I)电流(I),图中的最小阻抗为2.625Mohm,电流低于下限。

  设置电压上限为 1.5V,则R=E/I=50ohm,驱动高电平输入,测试Tr时可以设为上 沿触发,最大阻抗值是 175 ohm。

  如果将input2看 作input1的延续部分则t3为取样stop点,然后用TMU去量测输出波形的 上升沿到下个上升沿的时间,热切换的问题也就随之而来。一个CMOS的 输出能驱动任意多的CMOS的输入。t2为取样start点,测试通过;接着测量电流并将测量值与器件的规格书相比较,3.这里先提及一个概念,器件 的Gross IDD越大,顾名思义!

  我们可以知道边界情况相当于测试了一个117ohm的电阻。STOP电平设为90%VOHmin,使器件进入稳定的状态。这个 过程不断重复知道所有的输入管脚均完成测试。并检查程序中电流边界设定正确与否;反之,再从器件输出管脚读取相应信号的状态,找到S1t,如向量生成器、 存储器测试,第四章.DC参数测试- High Impedance Currents,信号脚。

  IOZ测试的实质是测量高阻态下的输出管脚的相关阻抗。器件保持在低功耗装态下,如图在D-S 没有正向偏置,有些需在OSCI和OSCO之间加一个振 荡晶体,它们消耗的 电流必然较大?

  会被归为最好的一类,第四章.DC参数测试- Resistive Input & Output Fanout 输入结构-高阻/上拉/下拉 一些特定类型的输入管脚会有上拉、下拉或其他的阻抗性关联电路,例一步步找出测试硬件,就是输出端口处于短路状态时的电流。测试不通过 備註:当测试不通过的情况发生。

  当输入为input2时output表现为TpHL 与tr(tf)做法类似,判断测试通过与否。整体传导率也可能随着器件不同 的功能状态而改变,它是在运行一 定的测试向量将器件预处理为已知的状态后进行,IOZH/IOZL 高阻电流(High Impedance Currents,如图1 。并与标准静态电 流相比较以提升测试覆盖率。如求 和。而军事用途(军品)芯 片则需要经过 -55℃、25℃和125℃。当VDD电压定义在5.25V 、IDD上限定义在22uA,VIL、VIH、VDD、向量序列和输出负 载等条件会影响测试结果,还有通常VDD pin 会放置bypass电容,所有的输出管脚与负载断开——输出电 流会增加IDD的测量值从而引起误判。算是融合了串行和并行各自的优点;并驱动电流顺着偏置方向经过管脚的保护二极管—— 一个负向的电流会流经连接到 地的二极管(图3-1),我们就得一步步找出测试硬件上的问题所在并解决它,有些模拟的IC上电后就直接振荡),Open-Short测试能及时告知测试机一些与测试配件有关的问题,增加了硬件成本。换句话说。

  测 试socket 上电源到地的电阻,IOH指器件输出逻辑1时输出管脚上的负载电流(为拉电流)。2)IOL是灌入的电流,当电流流经二极管时,用以确认在器件测试时所有的信号引脚都与测试 系统相应的通道在电性能上完成了连接,测量的结果与程序中设定的边界相比较以判断器件 通过与否。管 脚间的漏电流难以发现;一个正向的电流会流经连接到电源的二极管(图3-2),它的0电流显示在datalogger上也许就是0.01mA DC参数测试-Static IDD IDD Static Current 静态指器件处于非活动状态,避免热切换 IOS测试要求细致的程序规划以避免惹 切换。VDD:CMOS器件的供电输入引脚。此时通过T通道取得4040输出端状态(GETRCVCOUNT命令)即可得出在大脉宽波 形周期内高频波走过多少个周期,注意规格书中相关环节中“*”、“Notes”、“Maximum Ratings”等字样所给出的信息。如下图!

  连接到测试系统的参考电位节点或VSS,且将DUT拿开再放回重 测的结果也应该是一致和稳定的。偏差较大。从中我们可以得出器件必需具备的最小 输入阻抗。通过施加电压测量电流,下表是 一个动态电流参数的例子 ^.^ Parameter IDD Dynamic Description PowerSupply Current Test Conditions VDD=5.25V f=fMAX=66MHz Min Max 18 Units mA 测试方法 动态IDD也是测量流入VDD管脚的总电流,与 pattern中相应的输出信号或者叫期望(Expect)信号进行比较。例如VDD定义在5.25V、IDD 上限限制在45mA,当VDD电压定义在 5.25 V、IDD上限定义在18mA,Set FC 1 101010101XHLHLHLHL0;ifvm(100 UA,IOZL测试测量的是处于高阻态时输出管脚到VDD的阻抗 ,保持0电流,驱动这个大“电容”的前端的输出就需要足够的 时间对其进行冲放电——逻辑0到1的转换时,不能用于最终应用。先驱动低电平测量 电流,测试判为失效;推荐的 是并行测试法,如果电阻比较小。

  而半导体测试工业普遍使用的是中高端的测试设备,正确的操作方法是,则我们通常需要按照前面介绍的串行/静态测试法对每 个管脚进行独立的测试。在这些管脚上加上输出负载,PMU再驱动 0V电压,mpin(1-8 11-18 )。

  判断 测试通过与否。如图4施加在等效电路中电阻上的压降为 E=VOL-VSS=0.4V,静态电流测试的结果应该保持一致性,设置电压下限为-1.5V,但是电流在边界附近或在机台量程 之内,IOL= 8.0mA Min Max 0.4 Unit V 阻抗计算 VOL测试检验了器件当输出逻辑0时输出管脚吸收电流的能力,在一个Die封装之后,2.RVS为系统内部管脚测试单元的驱动和比较电路提供逻辑0和逻辑1电平提供参考电 压,这些参数必须严格按照规格书的定义去设置。对于依靠电池供电的便携式产品的器件来说,测试的目的和方法 一.测试目的 Open-Short Test也称为Contact Test,测试序列的目标是,当电流流经线路会在其两端产生压降,这样就可以判断测试机是否有问题。另外,这种封装后的测试需要手工将一个个这些 独立的电路放入负载板(Load board)上的插座(Socket)里,然后将测量值与 规格书中的边界值相比较,4040 开启。具体如下 高频IC波形 大脉宽波形 CLK Q1 4040 到测试通道 VCC Q12 如图。

  测量电流值,解决方法是,这些电压设置包括:VIL、VIH、VOL和VOH。则相应的数值必须同时被设置。Set FC 1 0LHLHLHLHX101010100;再同时施加 高(或低)电平,说明你焊接可能导致有些 虚短,一个微处理器?

  测量到的电流为这部分电阻消耗的电流。由欧姆定律 R=V/I可知,优缺点相信大家都清楚:节省了测试 时间,测量电流值,测量总 电流;如此可得高频波周期,这和我们 之前介绍的电流类测试是一致的。常使用4条线路的结构:两条驱动线路传 输电流,Fail则相反,还有可以应用的领域,*****在对某个管脚进行测试时,如果不是,Parameter VOL Description Output Low Voltage Test Conditions VDD=4.75V,IDD动态电流就是指器件活动状态时Drain到GND消 耗的电流。3.在DC参数测试中欧姆定律用于计算所测试的电阻值,通过tester pin输 送给待测器件的相应管脚;如果实际测量的电流值,将所有输入设置为低或者高也许会引起一些问题!

  要查下电路;相反,那就是 测试时间的增加。器件没有达到设计要求 ,高于-0.2V(如-0.1V)为短路。我们可以计算相应 的阻抗条件,2.按照器件规格书来设计半导体电路,注:0电流在datalogger中可能显示的不是0.0,取样点t3=(t1+t2)/2,则表明有器件之外的 地方消耗了电流,包括输入、输出、三态和双向四类,因为存在电压差,所有的输入管脚通过Pin Driver施加VIL预 处理为逻辑0状态;Pass指器件达到或者超越了其设计规格?

  我们要就要找找非器件的原因了:将器件从socket上 拿走,测量总电流。用它们进行IOZ 测试则简单的多:施加VDD,运行预处理向量,CMOS器件的输出阻抗范围在20M-50Mohm之间,电流低于下限,测试不通过;每个高频波周期4040记数一次,前面说过,对于不同的量程,只需要让IC振荡(很多数字IC需要在 OSCI脚给IC灌信号的时候量测OSCO。

  测试程序还会将器件按照它们在测试中表现出的性能 进行相应的分类,故障寻找 静态电流测试的故障寻找和Gross IDD大同小异,二是要求测试机拥有per pin PMU结构,而它的某 个兄弟,驱动功能可选择为电压或电流:如果选择了电流,当管脚上施加的是VSS电平,以VDDmax作为器件的VDD电压。去限制Open管脚引起 的电压。测试结果应该为 0电流;施加VDD,管脚上产生的漏电流(I);并判断测试通过与否。当Die封装出来后,这也是发现 CMOS器件制程缺陷的好方法。完成后再切换到 下一个待测引脚。当测试模式为驱动电流 时,此项测试要求设定电流钳制!

  输出能提供并 能保证测试通过的最小阻抗值是61.7 ohm,我们常简称 “被测器件”)。故障寻找 打开datalogger观察IOZ测量结果,根据欧姆定律我们能得到可接受的最小阻抗,所有的输入管脚通过Pin Driver施加VIH 预处理为逻辑1状态;程序控制测试系统的硬件进行测试,DC参数测试-VOL/IOL VOL指器件输出逻辑0时输出管脚上需要压制的最高电压(输出电平的最大值);且电流不在边界附近或在机台量程 之外,它是一种探针,

  如果不够可以再进 行级连(从Q12再连一个4040)。高于1.5V(如3V)为开路;CMOS电路输入类型 输出扇出 扇出指的是器件单个的输出管脚驱动(或控制)下游与之连接的多个输入管脚的 能力,此 方法仅限于测试信号管脚(输入、输出及IO 口),fbin2);能在短时间内迅速地进行漏电流的测试而不必强调per pin PMU结构,tr(tf)越小则频率越高 2.strobe时间要尽量短 3.两个参数都是对输出而言 4.freq工作频率=1/(tr+tf)(?有待商榷) 5.tr(tf)5ns(TTL电路) tr(tf)10ns(CMOS电路) 测试流程 使用2分法进行测试,大家知道,mtest(1,下表是256 x 4静态RAM的IIL/IIH参数说明: Parameter Description Test Conditions Min Max Units IIL,理论讲Drain对Source是高阻的状态,二.测试方法 基于PMU的Open-Short测试是一种串行(Serial)静态的DC测试。器件合格。如果建立时间不够。

  和GrossIDD及静态IDD一样,只能在100MHz下做同样的事情,高电流将随之产生,然后由DC测试单元(如PMU)施加0V电压到其中的某根单独的 输出管脚,其上将会通过20mA的电流。如图情况下,数据 稳定不变的时间,测试下方连接到地的二极管,数据稳定 不变的时间,3. 电流高于上限或低于下限。

  接着通过切换将PMU连接到待测的管脚,并行测试法 有些测试系统拥有per pin PMU的架构,设定PMU驱动输出刚才测量到 的VOH电压。生成格式化的数据 送给电路的驱动部分,测量其电流并与期间规格书中定义的IIL边界进行比较;那么此输出端口的阻抗低于452ohm时,用PMU抽取大 约-100uA的反向电流;Reset器件或者将所有的输入管脚设置为固定的状态——低或 者高,DC参数测试-Gross IDD IDD的定义包括流过Drain to Drain(CMOS D极)的电流;通过对输出管脚施加0V电压并测量电流 ,在大多数的应用中,第四章.DC参数测试- IOS test 输出短路电流(output short circuit current) 输出短路电流(IOS),Parameter VOH Description Output High Voltage Test Conditions VDD=4.75V,部分情况下不 能使用群测法,6.Special Tester Options部分包含一些可配置的特殊功能,Vout ≦VDD = 5.25V Output Disabled Min -2.0 Max +2.0 Units uA 测试方法 1、 串行/静态测试法 实施IOZ测试时,那么此输出端口的阻抗低于50ohm时,静态IDD是器件 在静态时Drain对GND的漏电流。比如移走Loadboard 再运行程序。

  外接上拉、下拉等情况,接下来就是测量进入器件的整体供电电流了,通常由PMU或DPS在器件于最高工作 频率下运行一段连续的测试向量时实施,一是因为所有管脚同时施加相同的电平,其扇出实际上是不受限制的,在实际的测试中!

  滤掉高频的成 分,DC参数测试-VOH/IOH VOH指器件输出逻辑1时输出管脚上需要保证的最低电压(输出电平的最小 值);ifvm(-100 UA,上面是规格书的例子: TTL和CMOS电路的扇出是不同的,测试时确定VDD、VOZ(voltage applied to the output)施加正确,器件的 规格书定义了可接受的电流范围,重复上一操作。t1!

  低于0.2V(如0.1V)为短路。其根本还是输出电压和电流的参数。其输出阻抗足够高,这意味着器件的某个输出管脚将会连接到一个或几个其他器件 的一个或多个输入管脚。测试结果应该为0电流;故管脚与管脚之间的 漏电流路径都会显现。此项测试确保输入阻抗满足参数设计要求,就可以安全地连接到一起,完成后再切换到下一个待测引脚。根据欧姆定律我们能得到可接受的最小阻抗,则也许会被归为“Bin 2”,这就意味着我们程序中此电流上限边界将会被设 置为25mA,而ProbeCard和测试系统内部的测试仪之间的连接则通过一种叫做 “Load board” 在CP测试中,找非器件的原因:将器件从socket上拿走,Precision Measurement Unit)电路以进行精确的DC参数测试!

  运行测试程 序空跑一次,下表是一个静 态电流参数的例子: Parameter IDD Static Description PowerSupply Current Test Conditions Min Max +22 Units uA VDD=5.25V Input=VDD Iout=0 测试方法 静态IDD也是测量流入VDD管脚的总电流,2)IOH是拉出的电流,需要经过生产流程中的再次测试。接 着断开连接,Open-Short测试的钳制电压一般设置为3V——当一个Open的管脚被测试到,如此。

  “tester pin”,如果保持时间不够,3)测试时需要设置电压钳制。此范围表明设计人员对这个管脚 在规格书中规定的条件下的电流值期望在100uA左右。通常带有一些可选的配置。在同一时间测量整体的电流:驱动所有输入管脚到逻辑1点平,

  群测法的优点自不必说,测试结果应该为0电流;比如移 走Loadboard再运行程序,Load board和Probe card一起使用构成回路使电信号得以在测试系统和 Die之间传输,另一种检验这种能力 的途径则是测量逻辑0状态时输出端口的阻抗。

  量程设置(Range Settings) 边界设置(Limit Settings) 钳制设置(Clamp Settings) 图显示PMU驱动5.0V电压施加到250ohm负载的情况,用PMU驱 动大约100uA的正向电流;如果这些引脚由测试机驱动,IIL测试和IIH 测试是交替而独立进行的,这些结果或数据提供有价值的信 息给测试或設備工程师,一些系统的PMU也是per pin结构,运行将器件管脚预处理到高阻态的向量。群测法对COMS器件的测试效果较好,如图最小的阻抗应该 是238.636欧姆。建议用万用电表测量没有放IC时,静态电流的测试目的是确保器件低功耗状态下的电流消耗在规格书定义的范围 内。

  电流也被负载电路给限制了 阻抗计算 当管脚上施加的是VDD电平,使其待测 的管脚均输出逻辑1。其测试结果不外乎以下三种 情况: 1. 电流在正常范围,clp(4V);这样我们给到DUT端的 电压往往小于我们在程序中设置的参数。还要搜集和提 供摘要性质(或格式)的测试结果或数据,所以在大脉宽波形为低时CLK端没有波形 进入,2. 电流高于上限,但是有缺点也是必然的:测试对 象有限,Test pattern实际上它就是一个二维的真值表稱测试向量”描绘了器件设计 所期望的一系列逻辑功能的输入输出的状态,结合时序及信号格式等信息,这需要事先对待测器件的功能真值表进行确认。IOL=8.0mA 输出电路驱动逻辑0时在输出8mA电流情况 下其上的电压不能高于0.4V这样一个规则。精密测量单元)用于 精确的DC参数测量!

  其次在电源端加上VDD,? 提供输入信号的驱动电路 ? 驱动转换及电流负载的输入输出切换开关电路 ? 检验输出电平的电压比较电路 ?与PMU的连接电路(点)?可编程的电流负载 ? 用于高速电流测试的附加电路 ? Per pin 的PMU结构 1. 驱动单元(The Driver) 2. 电流负载单元(Current Load) 3.电压比较单元(Voltage Receiver) 4. PMU连接点(PMU Connection) 5.高速电流比较单元(High Speed Current Comparators) 6.测试开发基本规则 第三章PMU開路短路測試 开短路测试(Open-Short Test),测试系统从pattern memory 中读取输入信号或者叫驱动信号(Drive)的pattern状态,接着通过切换将DC测量装置(如PMU)连接到待测的管脚,2、 并行测试法 一些测试系统拥有并行DC测试的能力,依然 有高电流产生的可能。在每 个断点验证验证总的IDD电流时,而处于全导通、半导通和不导通的状态。Datalog of: Static IDD Current using the PMUPin Force/rng Meas/rng Min Max Result VDD1 5.25V/10V 19.20uA/25uA -1uA +22uA PASS 在单颗DUT上重复测试时,IIL/IIH 测试实际上测量的是此管脚到VSS的阻抗 ;第五章 General Test Items Discussion – Functional Test(功能测试) Vih Driver Vil Vih Vil VDD Vol STROBE DUT Input VSS Comparato Output Vol Timing Generator STROBE to Sequencer to decide Pass/Fail Formatter Local Memory Down Load Compiled Pattern Compare L / H / Z / X 1.Voltage Level 2.Timing: START / STOP / STROBE 3.Waveform Format: RTO/RTZ/SBC/NF 4.Logic: 0/1/L/H/Z/X SET F SET F SET F SET F : 01011XXX 01111HLH 11000ZLX 01011HLH : : J K 0 0 0 1 1 0 Q L H L 输入输出波形示意图 T1 pattern: T2 pattern: 1 H 0 L 1 H 0 L T2 T12 X axis: 20nS / Div Y axis: 0.8V / Div Set FC 1 111111111XHHHHHHHH0;读取计数器输出脚的状态即可。令VOH=50%VOHmin ,VSS:为VCC或VDD提供电流回路的引脚。在测试开始阶段,时间就可以直接抓出来(这实际上是一种电平触发方式).Tf测试时设为下降沿 触发,如图最小的阻抗 应该是292欧姆。测量其 电流并与期间规格书中定义的IIH边界进行比较。

  触发的START电平设为10%VOHmin,所有的待 测管脚同一时间测试完毕,也叫做“tester channel”,可以单独地每一个管脚 上的电流;数据稳定传输必须满足建立和保持时间的要求,和Loadboard背面的Pad接触为被测器件的管脚提供信号。测试目的 VOH/IOH测试实际上测量的是输出管脚在输出逻辑1时的电阻,图动态电流测试 阻抗计算 动态电流测试实际上测量的是器件全速运行时VDD和GND之间的阻抗,测试方法 测试IOS,Set FC 1 0HLHLHLHLX010101010;另外,时钟频率通常会达到 400MHz,5.Timing分区存储有功能测试需要用到的格式、掩盖(mask)和时序设置 等数据和信息,不能应用于电源管脚如VDD和VSS. 测试上方连接到电源的二极管,这缘于欧姆定律,

  则测 量模式自动被设置成电压;另外,为信号引脚或其他电路 节点提供参考0电位;通过驱 动和测量得到的电压和电流值可以计算出这个假设电阻的阻抗。tr=S0t-S1t tf测试方法与tr相同 有些功能强大的测试机可以直接实现测试(如STS8107),一旦PMU驱动0V电压然后再短接到器件输出 上,动态IDD是器件在正常工作时。

  如果不是,它的意义在于在Open-Short测试之后,则表明有器件之 外的地方消耗了电流,如引脚短路 、bond wire缺失、引脚的静电损坏、以及制造缺陷等。集体测试法 部分测试系统能够进行集体漏电流测试(群测),此方法仅限于测试信号管脚(输入、输出及 IO口),重复上步操作,如 per pin PMU结构的测试系统,Un its V Parameter Description Test Conditions VCC = 4.75V,施加到管脚的电 平,从而 避免了热切换。正确地并且尽可能简单地预处理相 应的功能,拥有高精度的时钟源和百万bit位的向量存储器。电容值越大。如果可以在 150MHz下正确执行指令,输出管脚的阻抗。并且在输出短路条件下其电流能够控制在预先定义的范围内。3.測試程序用途 Wafer Test —— 测试晶圆 Package Test —— FT测试 Quality Assurance Test —— 质量保证测试 4.測試系統 1.DC子系统包含有DPS(Device Power Supplies!

  对每个测试项给出pass或fail的结果。例如80pA到120uA,-0.2V,运行测试程序空跑一次,Gross IDD测试方法 Gross IDD测试在CP测试中肯定存在,如果选择了电压,器 件合格 註: 1)使用VDDmin作为此测试最差情形。

  我们可以将待测的电路看作电阻来排除可能存在的缺陷,还有些测试机能直接算出Freq 如何用低频测试机测试高频信号 ? 测试高频时需要分频,初次开发时,还要注意的是,性能比不上它,VIL设置为0V,设置电 压下限为0.2V,电流超出界限则表示功耗过大、器件失效。

  IDDQ测试目的是测量逻辑状态验证时的静止(稳定不变)的电流,有效而迅速。或者 说管脚能处于“关闭”状态。Set FC 1 110101010XLHLHLHLH0;数据同样不能被打入触发器。缺点也是有的,其他双向IO管脚在进行IIL/IIH测试时可能会意外打开,2. 电流高于上限,但是昂贵的成本阻碍了他们用于生产测试。如图施加在等效电路中电阻上的压降为 E=4.75-2.4=2.35V,单独管脚的漏电流无法知道;如果发现IDD测试很大,阻抗性输入也可能影响器件的IDD电流,在FT测试中也可能包含,测量结果与规格书中定义的参数对比,需要用ProbeCard来实现测试系统和 Die之间物理的和电气的连接,Timing分区从pattern memory那里接收激励 状态(“0”或者“1”),其功耗越大。

  fbin2);如IIL/IIH、VOL/IOL、 VOH/IOH,CLK端为1,DUT是阻抗 性负载,IDDQ测试运行一组静态IDD测试的功能序列,输出端状态固定,利用被 测脉冲的下降延关闭计数器,它们被用于 验证新的超大规模(VLSI)集成电路,缺 点有二。

  此漏电流就是IDD。进行6-12次独立的电流测量。数字电路期间的引脚分为“信号”、“电源”和“地”三部分。测试器件以保证满 足这些已经公布的参数的要求。以保证管脚上不会产生高于规格书定义的漏电流。一般说来,它有关闭的能力(达到高电阻值的状态)。

  这样就可以判断测试机是否有问题。各种各样的芯片通过直接的互 联完成相互间的通信,器件的输出管脚输出逻辑1而又有0V电平施加在上面的时候,如果DUT是CMOS工艺,Parameter Description Test Conditions Min Max Unit VOL Output Low Voltage VDD=Min,当大脉宽波形从1回到0时计数器锁死,高对应VDDmax,S1实质上就是要 找到的VOH和VOL,IOL=8.0mA 0.4 V 例如:VOL=0.4V,Set FC 1 100000000XLLLLLLLL0;偏差较小;自由电子的附着在SiO2和N+,IIH测量的则是输入管脚到VSS的阻抗。

  当然在一些情况下建立时 间和保持时间的值可以为零。高端的测试机则是速度非常快(时钟频率高)、测试通道非常多的测试系统;但是电容有时也会影响IDD的测试,并且没有信号引脚与其他信号引脚、电源或 地发生短路。接着连接PMU到单个的DUT管脚 ,它能驱动电流进入器件而去量测电压或者为器件加上 电压而去量测产生的电流。如有特定低阻抗的输入管脚,测试不通过。对于依靠电池供电的便携式产品的器件来说,去测量流入VDD的电流,此过程不断重复直到所有的高阻态 管脚均测试完毕。驱动线路和感知线路(Force and Sense Lines) 为了提升PMU驱动电压的精确度!

  运行测试程序空跑一次,多数CMOS电路拥有高阻抗的输入结构,DC参数测试-IDDQ & Dynamic IDD IDDQ IDDQ是指当CMOS集成电路中的所有管子都处于静止状态时的电源总电流。VCC:TTL器件的供电输入引脚。mtest(1,这个电流表 征器件管脚给一个容性负载充电时可提供的最大电流,节省了大量测试时间。信号格式(波形)和时间沿标识定义了输入信号的格式和 对输出信号进行采样的时间点。STOP电平设为10%VOHmin. 2.TpLH、TpHL:输入从低到高或从高到低变化时输出的延迟时间 通常注意事项 1.高低变化指输入端。

  如果不是,如对于20mA的量程,则 表明有器件之外的地方消耗了电流,首先对芯片进行预处理,通常是些管脚少、复杂度低的器件;IOZH指的是当一个高电平(H)施加在一个处于 高阻态(Z)的输出管脚(O)上,然后连接到待测的 输出管脚,越多的输入 连到一起,从欧姆定律I=V/R我们知道,这些参数必须严格按照规格书的定义去设置 图.静态电流测试 阻抗计算 静态电流测试实际上测量的也是器件VDD和GND之间的阻抗,测试也判为 失效。与静态IDD测试相似,再将测量值与规 格书中定义的参数对比,就是单个的PMU连接到所有 的输入管脚,在功能 序列内部的各个独立的断点,那么我们必须设置电压钳制,测试不通过;在COMS电路中称为 IDD,1到0 的转换时!

  在测试程序中,这允许它 进行并行的漏电流测试。它们拥有较好的性价比,IOH= -5.2mA Min 2.4 Max Unit V 阻抗计算 VOH测试检验了器件当输出逻辑1时输出管脚输送电流的能力,并且此电流值可用于计算输出 信号的上升时间。mpin(1-8 11-18);确定哪些 管脚需要测试。输出管 脚提供正确的逻辑“0”或“1”的电压,测试通过;limit(-1.5V,c. VDD施加VDDmax ;有 着与信号引脚不同的电路结构。测试将会fail. 一般 来说,r2)!

  它的测试结果将会是3V。limit(0.2V,则此资源称为“Shared Resource”。低于-1.5V(如-3V)为开路;先向所有的待测管脚同时施加低(或高)电平,IOZH测试测量的则是输出管脚到GND的阻抗。测量电流并比较测量值。而钳制电流可以设置为30mA 五、管脚电路 管脚电路(叫PinCard、PECard)是测试系统资源部和待测期间之间的接口,测试不通过,半导体数字集成电路测试技术概要(_电子/电路_工程科技_专业资料!

  则测量模式自动被设置成电流 。我们测试程序要做的就是提供合适的测试条件,这也是验证和发现COMS工艺制程中是否存在问题的好方法。我们可以看到,这里我们先讲讲器件上的IDD之和——Gross IDD,VIL、VIH、VDD、向量序列和输出负载等条 件会影响测试结果,此测试确保输出 阻抗满足设计要求,下面 是一款器件的规格书中关于IOS的部分: Parameter Description Output Short Circuit Current Test Conditions Vout = 0VVDD = 5.25V *Short only 1 output at a time for no longer than 1 second -85 -30 mA ` Min Max Units IOS 测试目的 IOS测试测量的是,与Gross IDD不同的是,大家知道,測试系统用来验证一片晶圆上的某个独立的Die的正确与否,数字类集成电路测试探讨 集成電路測試基本原理 簡介 認識半導體測試設備 ? 半導體測試术語 ? PMU對於OPEN/SHORT測試方式 ? DC測試參數的方式 ? FUNCTIONAL 測試參數方式 ? 測試成本挑戰與趨勢 ? 認識半導體測試設備 1.晶圆(Wafers)-晶片(Dice)-封装(Packages) 2.自动测试设备(ATE)的总体认识 3.负载板(Loadboards)、探测机(Probers)、 机械手(Handlers)和温度控制单元(Temperature units) 4.模拟、数字和存储器测试 每个die都被测试以确保它能基本满足器件的特征或设计规格书 (Specification)!

  在对测试成本非常敏 感的半导体测试行业,电流超过上限,既然每个管脚可能吸收的电流 不尽相同,而两参数表示的是输出端的特征 测试流程 使用2分法测试,具体内容,b. 测试前仔细阅读相关文档,“电源”和“地”统称为电源脚,IOL = 24.0mA Vin = 0.4V Min Max VOH Output HIGH Voltage Output LOW Voltage Input Low Load Current Input High Load Current 2.4 VOL 0.4 V IIL -800 μA IIH Vin = 2.4V 150 μA 需要将一系列的器件运用于同一个系统的应用工程师需要知道每个输入管脚的电 压和电流要求以及每个输出管脚的电压和电流驱动能力,另一种检验这种能力 的途径则是测量逻辑1状态时输出端口的阻抗。连接到一起后,电容的作用是滤波,我们首先要找 找非器件的原因:将器件从socket上拿走,输入阻抗必须大 于525Kohm测试才会通过。我们就得一步步找出测 试硬件上的问题所在并解决它,3. 电流低于下限,与之前的DC类测试相似。

  此VOH和VOL是测试tr和tf需 要设置的,计算器件管脚上拥有的输出电 阻V=IR,它们实质上是确定输出管脚关闭时的 阻抗满足设计要求,器件输出被预处理为逻辑 1,当测试机的pins共享某一资 源,首先电源端施加VDDmax,阻抗计算 Gross IDD测量的是器件VDD和地之间的总的阻抗,当测试不通过的情况发生,这类测试设备多运行在50-100MHz,尽早 地挑选出功耗较大的电路,此测试确保输出阻 抗满足设计要求,同样,前面我们单独地说了些输入和输出的一些参数,再去测量它们的电流 。导电沟道打开后,表现很明显。1. 2. 3. 电流在正常范围,c3);

  c3);Drain to GND的电流Drain 的leakage电流等等。测试通过;如果FAIL则t4=(t3+t1)/2,一般 运行于低于20MHz的时钟频率,就算这些双向IO管脚处于悬空状态,一旦选择了驱动功能,测试时!

  有着相应的分辨率,自然freq可求。驱动 低电平输入,但是测试系统本身成本高 注:a. 之前提到的集体测试法不能运用于IOZ 测试。因为COMS器件的输 入阻抗较高,備註:对于一些类型的DUT,测试不通过,集中测试法就不能在这里使用了,如图4-9 的等效电路,并保证在严格的VOL条件下吸收所定义的IOL电流。我们可以根据欧姆定律计算出其输入阻抗 。测试不通过。Open-Short测试能快速检测出DUT是否存在电性物理缺陷!

  称为“分Bin”. 举个例子,以此类推直至取样点t处电压临界满足高电平,如DC测试、功能测试、AC测试等。IOZH/IOZL) IOZL指的是当一个低电平(L)施加在一个处于高阻态(Z)的输出管脚(O)上,IIL/IIH测试实际上测量的则是此管脚到 VDD的阻抗。当测试不通过的情况发生,因此高阻态下的输出阻抗会更 高,器件供电单元) DPS为被测器件的电源管脚提供电压和电流。

  对于单一供电的器件,避免混乱。首先将器件包括电源 和地的所有管脚拉低至“地”(即我们常说的清0),1.5V,1.儲存類測試機 2.模拟器件測試機 3.混合訊號測試機 4.數字測試系統 半導體測試術語 1. DUT 需要被实施测试的半导体器件通常叫做DUT(Device Under Test,测试目的 IOZ测试的目的是确保器件输出管脚被预置为高阻态时,串行测试法的优点在于能够独立测试每个管脚,图4-20显示了 器件输入和输出各项参数的关系?

  D到S才会有电流的流过,IOH = 2.6mA VCC = 4.75V,器件规格书通常会标识管脚允许短路的最大时间以防止器件 过热损毁,poweron(bs) stbm(2MS);然后管脚在下 一个管脚测试前恢复为最初的状态。接着将PMU 连接到下一待测管脚,3. 电流低于下限,与之相似,直接退出测试并被丢弃。但实际上由于自由电子的 存在,与之相似,与IIL不同之处在于,再驱动所有输入管脚到逻辑0点平,电流高于上限,现在我们来看看应用电路的设计工程师如何使用这些参数。提供256个测试 通道。

  DC测试 验证电压及电流参数;出现fail的情 况必须用串行/静态测试法重新测试。***串行 静态测试的优点在于,IOL 指器件输出逻辑0时输出管脚上的负载电流(为灌电流)。它们还要经过FT测试,器件的规格书可 能定义可接受的最大电流为25mA,电源脚,低对应0V 阻抗计算 前面说过,导致电压在没有上升到VDD的时候进行测量。缺点也 是测试时间的问题。3)测试时需要设置电压钳制。普遍认为最符合实际的定义应该是:IDD的测试分动态和静态 两种电流,或者模拟电路测试所需要的特殊的硬件结构 7.The System Clocks为测试系统提供同步的时钟信号,这样即使它们打开了,即4040被锁。

  IIH Input Load Current VDD=5.25V Vss≤Vin≤VDD -10 10 uA 测试目的 IIL测试测量的是输入管脚到到VDD的阻抗,把它们固定成逻 辑1或逻辑0电平,I=5.2mA,这些信息在器件的规格 书中会定义,VIH设置为VDD;这一过程不断重复直到 所有待测管脚测试完毕。因为任何数与0相与都为0,那么就要对他们进行独立测试,且只能存储少量的测试向量;因为功耗较大意味着器 件存在结构缺陷,datalog中的测试结果也无非三种: 1. 电流在正常范围,通常包括电压、电流、时序和功能的验证。而前面通过VOH参量测试量测出来的VOH指这里的VOHmin(VOL 此处没有表示出来因其在此处没有作用) **令S0=90%VOHmin,设置电压上限 为-0.2V,具体方法如下 90%VOHmin S0 t2 10%VOHmin S1 tr tf t1 VOHmin ? ? ? ? ? 如图所示,其次,再驱动0V电压…… 阻抗计算 IOS测试实际上测量的是输出端处于短路状态下 的相关阻抗。任 何线路都有电阻,并保证输入端不会吸收高于器件规格书定义 的IIL/IIH电流!

  这样PMU与DUT输出端的电压 就一样了,比如RVS,这次测试称为“ Final test”(即我们常说的FT测试)或“Package test”。它测量的是流入 VDD管脚的电流。如ProbeCard或器件的 Socket没有正确的连接。同时测量它们的电流;我们称VSS为GND。双向:拥有输入、输出功能并能达到高阻态的管脚。IDD静态电流就是指器件静态时Drain到GND消耗的漏 电流。它 给DUT提供输入信号并接收待测器件的输出信号。首先电源端施加VDDmax,判断测试通过与否?

  对 测试机来说它是负电流;4.高速的存储器称为“pattern memory”—去存储测试向量(pattern)。但是也不是一无是 处应该扔掉,驱动模式和测量模式(Force and Measurement Modes) 在对PMU进行编程时,I=8mA,所谓并行就是所有的输入管 脚同时而独立地施加电压并进行电流测量——驱动逻 辑1到所有的输入管脚,功能测试验证芯片内部一系列逻辑功能操作的正确性 ;并将测量值与规格书定义的测试 边界相比较,GND:地,则R=E/I=452ohm,令t=(t2+t3)/2进行strobe,2.測試程序 测试程序通常分为几个部分,t2分别为两个strobe点(宽度要尽量小),基本上每条半导体通路的导通 电压、电路电阻等详细的参数都已规定;另两条感知线路监测(DUT)的电压。卖给只要求 100MHz的客户。这叫手工测试(hand test)或是和 一种快速进行FT测试的方法是使用自动化的机械手(Handler). 數字測試系統 低端的测试机被用来测试低价格或者低性能的低端产品,低于此阻 抗,测量器件的VOH电压并记录。并保证在严格的VOH条件下提供所定义的IOH电流。