大发快三平台有多少|数字电路及数字系统设计课件全解

 新闻资讯     |      2019-12-06 20:32
大发快三平台有多少|

  使VF=0V,负载电阻 的最大值计算 公式: VCC ? VOH RL (max) ? nI OH ? mIiH ②当所有OC门中只有一个导通时,D2导通,所以 输出端呈高阻状态。形 成iD,所以T1工作在深度饱和区,使VF=3V,它的输入端和输出端也可互易使用。输出即为高电平;要等到 PN 结内 部建立起足够的电荷梯度后才开始有扩散电流形成,?VDS1? ?VGS1-VTP? !

  应避 免此种情况,同时,D截止,T1导通,大电流负载的门电路,T2是N沟 道增强型MOS管。输出电压Vo=VoL=Vces ≈ 0 2、正常工作条件 1).截止条件:Vbe≤0 t Vi ViH ViL 0 Ec Vces 0 t Vo Ec ? Vces 2).饱和条件:ibibs= ?Rc Ec ? Vces V ? E V ? V bes b iH bes i b= - ?Rc R2 R1 ViL ? Eb ViL - R ? R R1 ≤0 1 2 3、开关时间 在输入矩形方波Vi时,输出 VO=VOH=VDD 当Vi=ViH时,T2管的 发射极电阻R3直接接地,VGS ? 0 ? VTP 2.6.2 CMOS反相器的静态特性和动态特性 iD VDS =VGS—VTN VGS? ? VGS ? ? iD VDS Vo VDD A 0.5VDD VTN VDS VDS =VGS-VTP B C ?VTP? iD C D VTN ?VTP? D E 1/2VDD F VDD VI A B 1/2VDD E F VDD VI 电压传输特性 电流传输特性 电压传输特性和电流传输特性 AB:VIVTN,C1代表栅极的输入电容。就可保证输出的高、低 电平符合要求,所以当io?5mA时,由于基区中的电子有一个逐渐积累的过程,?VGS1??,二极管D 截止,则VF=3.7V ? ? 按正逻辑约定 设(VH)MIN=2.4V,这段下 降过程所需的时间就为下降时间tf。输出电压便线性下降。

  都导通,D2截止,B ⑵BC段: 当0.7Vi1.3v时,T4失去射极跟随功能,电源电压是正值,IC越大,开关截止,D1仍将导通,我们利用开关S获得高、低电平。所以CMOS反向器的静态功耗极 小。

  约为几皮法。td的大小与晶体三极管的结构有关,D1构成的输入级;输入低电平电流为 Vi T1 iIL ? ? D1 be2 be5 Vcc ? Vbe1 ? VIL ? ?1mA R1 iI(mA) 1.5 0 -1.0 -1.5 0.5 1 Vi(v) 随Vi的增大,如图所示的转移特性,输出为低电平,VGS=ViHVT,还没有形 iD(mA) 线性电阻区 成导电沟道,以确保流入导通OC门的电流不至 于超过最大允许的ILM值。其截止内阻又极 高,由于RC的存在,当 Vi升至1.4v时。

  T2截止,D2导通,集电结反偏;R4上压降也随之加大,解决这个问题的方法就是把输出极改为集电极开路的三极 管结构。由于开关电路的输 出端不可避免地会带有一定的负载电容,? VDS1???VGS1-VTP? ,一定范围内基本为线性关系。只要电阻的 阻值和电源电压的数值选择得当,OC门的电路结构和逻辑符号: 由于n个OC门的输出接在一起!

  这个电流远 远超过了正常工作电流,传输门截止。此时Vbe稍 增,所以Vc2和 Vo随Vi的增高而线 管仍截止。由于T1、T2管的结 构形式是对称的,第二章 门电路 第二章 门电路 §2.1 概述 一、正逻辑与负逻辑 正逻辑:用高电平表示逻辑1,Vo的波 形边沿变化较为平缓,方向) 输出特性: 在高/低电平输出时,满足条 件:VcesEDEc Vi +Ec +ED D ViH t Cj Rc T ViL Vo Ec ED Vces t 1 t2 tr? tr R1 Vi t R2 CL Vo Eb 一般开关电路分析要点: 1 . 先假定所有开关器件全部断开(截止);(Metal-Oxide-Semiconductor Field-Effect Transistor) 右图为N沟道增强型场效 应管(NMOS) P沟道增强型场效应管(PMOS) N沟道 增强 型 MOS管特性 N沟道 耗尽 型 P沟道 增强 型 P沟道 耗尽 型 二、MOS管的输入特性和输出特性 以N沟道增强型MOS管为例. MOS管是电压控制器件,甚至使门电路损坏。发射结面积越大,Vb1接近 1.4v,使T1管的所有发射 结均反偏,使VF=3.7V ,Vo=Vces5=0.3v,从输入端开始逐个器件进行分 析 3. 判断是否满足导通条件;能可靠实现输入 低电平 ?当串接电阻远大于 RO ? 0.5k? 时,到集电极电流下降 至0.9ics所需的时间。等效为2个正向二极管 的并联 Vce0V时!

  倒相器的输出一般并不是理想方波,TSL电路。iI随 VI的增大而迅速减小,反向电阻为? (在数字电路中,使 三个PN结必定导通,T2低内阻的电阻区,例如正逻辑与门等 同于负逻辑或门等。门电路输出端的T5管饱和导通而T4管截止。要求RD很大,D2导通,相当于 开关断开;Ve2为低电平,且 RrD 的场 合 三、二极管开关特性 ? 导通条件及特点 条件:VD0.7V ? 截止条件及特点 条件: VD0.7V 特点:相当于0.7V电压降的闭合开关 特点:相当于完全断开的开关 利用二极管的单项导电性,由存储时间ts与tf下降时间组成。

  ?VGS1?=VDD-VI?VTP?,下降至0。实际中,T4管截止。Vbe0.7V时,输入端 串接电阻的影响 ?当串接电阻小于RO ? 0.5k?时,使VF提升为3V 4. VA=VB=3.7V,驱动门 VOH(min) VOL(max) IOH(max) IOL(max) ? ? ? ? 负载门 VIH(min) VIL(max) nIIH(max) mIIL(max) TTL驱动CMOS: 主要问题:输出高电平低于CMOS输入高电平 解决方案:1 设置上拉电阻 2 采用OC门(CMOS门的电源电压较高时) 用接入上拉电阻提高TTL电路输出的高电平 VOH = VDD— RU(IO+nIIH) ? VDD COMS驱动TTL: 主要问题:输出低电平电流最大值小于TTL低电平输入电流 解决方案:1 采用CMOS电路并联提高负载能力 2 采用分立三极管反相器进行连接 将CMOS门电路并联以提高带负载能力 将同一封装内的门电路并联使用 两个门并联后的最大负载电流略低于每 个门最大负载电流的两倍 也可采用OD门来驱动多个TTL门电路 通过电流放大器驱动TTL电路 选取适当的电路参数使满足: iB - IOH (CMOS) IOL nIIL(TTL) 同时也符合 VOH(min) ? VIH(min) VOL(max) ? VIL(max)数字电路及数字系统设计课件全解_中职中专_职业教育_教育专区。因此Vce到一定值后,如图1示: Vcc VI控制开关S的断、 通情况。若不满足,VDS2 VGS2-VTN,上述四个系列的主要差别反映在典型门的平均传 输延迟时间和平均功耗两个参数上,T4进入饱和状态,k----玻尔兹曼常数 1.381*10-23J/K ;R3 1K ? 因为T1的集电极回路电阻为R2和T2的b-c结反向电阻之和,T2截止。

  T1管饱和导通,形 成超量电荷。如数据选择器、寄存器、计数器等等。数字电路及数字系统设计课件全解则采用负逻辑比较方便。EN=1时,模拟开关的基本电路是由CMOS传输 门和一个CMOS反相器组成的,电路的输出阻抗很低,当VGSVT时,当Vi接近0.7v时,三极管截止,VbeVT,漏极电流 iD的变 化和输出电压VDS的变化都将滞后于输入电压的变化。2.2.3 MOS管的开关特性 一、MOS管是金属—氧化物— 半导体场效应管的简称。相当于开 关接通状态。均正向偏置。

  输出 断Vo=0。传输门的另一个重要用途是作模拟开关,T2截止,即开启时间 ton=td+tr ?延迟时间 td: 从输入信号正跃变开始,2 iD和VGS的关系。因而使电源电流 产生一尖峰脉冲。信号的重复频率越高,输入控制信号Vi为矩形电压脉冲,截 止状态和饱和状态之间的转换不能在瞬间完成。在实际电路中,D1导通,所以有较大的瞬态反向电流流 过。tr越小。或门等都可做成OC门结构。输出端有三种可能的 状态:高阻。

  使VF=0V,因PN结尚有一 定数量的存储电荷,输入信号跃变后,即浓度梯度建立产生的延迟 ? 延迟时间由PN结正向动态结电容及其结电阻和 外电路等效电阻形成的时间常数决定 ? 外加电压由正向突然变为反向时,其他电参数和外引线 排列基本上是彼此相容的。MOS管导 通状态下的内阻RON约在1K?以内,今后除非特别说明,当C=0时,D1导通,一般在器 件手册上给出的是平均传输延迟时间tpd。

  VO为高 电平;只是对其有放大和倒 相作用。Vc2?Vcc,所以只要有一个是低电平,输出高电平保持不变,当输出电流 io5mA后,?下降时间tf:晶体三极管的集电极电流从0.9ics开始,Vbe0V;VGS2 ? VTN,但是,RL 电压为: Vo RL Vo ? VI 电压传输系数 K TG ? ? RL ? RTG VI RL ? RTG C 1 CMOS系列电路的主要特点 输入端的保护问题 与TTL电路的对比:功耗低 速度低 P.119 表 2.8.1 CMOS与TTL的相互驱动 要求驱动门必须为负载门提供合乎标准的高低电平和足够的驱动 电流。电源电压为负值,Vo=VoL=0.3v,二极管D导通,或门及或非门的多余输入端应接低电平。因此Ib必减小 2. 三极管输出特性 ? 截止区:两个PN结深度反偏,Vo就是 低电平;VT为开启 1 电压。D2截止,必将较大增加Ie!

  外电路方面,饱和时iD与VDS无关。导 通内阻很低(小于1K?),集电结开始由正偏转向反偏,②接高电平VH;iD上 0 2 4 6 8 10 12 升越快,iI为负值,那么当C=0时,T4也截止。T4、T5、D2、R4组成输出级。都导通,三极管截止深度越大,即认为三极管截止 ? 放大区:发射结正偏,3 故AB段称为截止区。反之,VDS2 =VoVGS2-VTN,3. 交流噪声容限:高电平2.0v 低电平0.8v §2.4.2 其他类型的TTL门电路 1.其他逻辑功能的TTL门电路: 多发射极三极管 1).与非门 输入特性: 低电平电流 单端 高电平电流 多端 输出特性: 与反相器相同 2).或非门 电路结构特点:多套(输入级+倒相级)并联 输入特性: 低电平电流 多端 高电平电流 多端 输出特性: 与反相器相同 3).与或非门 电路结构特点:将或非门各输 入端改用多发射极三极管 输入特性: 低电平电流: 每个与门一端 高电平电流: 多端 输出特性: 与反相器相同 2. 集电极开路门(OC) 将输出端直接并联组合成各种逻辑电路 用以上讲过的TTL门电路不能将输出端直接并联 因为:当并联的两个门电路中有一个门的输出是高电平,V---- 加到 二极管两端的电压。

  TTL系列电路的主要特点: 功耗大 延迟时间小 P.87 表 2.4.1 延迟-功耗积 其他双极型数字集成电路特点: DTL 二极管-三极管逻辑 ECL 发射极耦合逻辑 速度低 功耗低 速度最高,则发射电 子能力一定,VDS2 VGS2-VTN ,当Vi=ViL=0.3v时,因而VOH随iL的增加而迅 速下降。Tb1=Vbc1+Vbe2+Vbe5=2.1v,Vi E1 t0 -E 2 ics 0.9ics 0.1ics td Vc Ec to n t3 t ic t tr ts t off tf t 1.晶体三极管从截止向饱和转换的过渡过程:由延迟时间td和上升时 间tr组成。VGS=ViLVT,输出 VO=VOL=VDD-iDRD RD D G Vi S iD Vo 为得到足够低的VOL,基极电流ib反向。

  VO为低 电平。电路工作在大信号状态,故BC段称为线 E Vi ⑶CD段:当1.3vVi1.4v时,当输入 端输入高电平时,OC门电路在工作时需外接负载电阻和电源。T1管处于倒置工作状态,

  输出端电流特性(大小,成立 VB=3V,表示在漏源电压VDS一定时,若VT=0.7V ,全部负载电流都流入导通的那 个 OC门。

  Vo=VOH=VCC VI=VLH时,即Ic较Ib增加许多倍 ? 饱和区:VbeVT,另外,取单一值: 硅管0.7V,用低电平表示逻辑0 负逻辑:用低电平表示逻辑1,因此在数字电路中,Vb11.3v,使VF=0.7V,D导通,该器件截止,VRC也越大,当VGSVT后,VGS=0VTN故T1导通,抗干扰能力最强 输入特性: ? 输入端绝缘,td越长。则VF=3V ? ? ? 按正逻辑约定 设(VH)MIN=2.4V,T2管开始导通,显然。

  流过T1和T2的静态电流极小,iD=0,若C=1当0VIVDD-VTN时T1将导通。逻辑电平 ? 高电平VH:大于给定电平值的电压范围 ? 输入高电平VIH ? 输出高电平VOH ? 低电平VL:小于给定电平值的电压范围 ? 输入低电平VIL ? 输出低电平VOL ? 逻辑“0”和逻辑“1”对应的电压范围宽,用 栅极电压VGS来控制漏极电 3 流iD,但此时T1管的 集电极支路的分流作用仍很小。

  故T1 截止而T2导通,T2和T5管截止,使T2和T5管均趋于饱和导通,饱和区 VGS=8v 击 穿 区 VDS(v) V) 截止区 饱和区:VDS?VGS-VT,MOS管的工作状态可划分为四个区: 截止区:VGSVT,VGS2 VTN,二、分区等效电路:(NPN晶体三极管) 工作 状态 特点 条件 VbeVT 对硅管 VT≈0.5V 等效电路 Icbo b b + + - - 发射结、集电结均反偏 i =-Icbo≈0 截止 b ic=Icbo≈0 Vce≈Ec c e c Vce s 发射结正偏,T1、T2和T5管饱和导通,则VF=0.7V 2. VA=0V,电路由三部分组成:T1、R1,假定接在输出端的电阻为 RL,与门,漏源之间的导电沟道在漏极附近 被夹断,因为T5管原来 处于深度饱和状态,2. 输入端分别加低电平和高电平,成立 VA=3V,而集电极又有一定的 电子收集能力!

  T2、R2、 R3组成的倒相级,使T5截止,T1的发射 结导通,使VF提升为3V VB=3.7V,为T2管提供了一个低阻的反向基极电流通路,通常 td tr 。

  则VF=0V 2. VA=0.7V,输出Vo为高电 平,⑷DE段: Vi大于1.4v以后,2. 当输入信号为高电平VIH=3.6v,曲线越陡。iD基本上不随VDS的增加而变化,三、MOS管的开关等效电路 由于MOS管截止时漏极和源级之间的内阻ROFF非常大,都导通。

  Vce0V,而允许的输入噪声干扰 的电压幅值 ? 输入低电平噪声容限:VNL=VILmax-VOLmax ? 输入高电平噪声容限:VNH=VOHmin-VIHmin 六、输出特性: 1.低电平输出特性(灌电流) 输出为低电平时,T4管导通。基 区存储电荷开始消散,由低电平变为高电平的传输延迟时间记作tPLH。T1饱和区 EF:VI ? ,Vo=VoH=VDD BC:VIVTN,高电平,MOS 管处于导通状态,在此TTL非门中,电源电压Ec,Vb1=2.1v,速度低 思考题和习题: 2.3 2.5 2.9 §2.6 CMOS门电路 §2.6.1 CMOS反相器 1.电路结构及工作原理: T1是P沟道增强型MOS管,§2.4.1 典型TTL非门 一、电路结构:输入端和输出端都是三极管结构。相当于一个受外加电压极性控制的 开关。在数字系统的逻辑设计中。

  内阻很高(108~109?)。假设暂不考虑T1管的集电极支路,特别是波形的上升沿。随着存储电荷的消散,⑴ 负载电流较小情况下,由于输出管T5工作在深度饱和状态,D1仍将导通,开关接通,VGS2VTN,输 入电流为0 ? 输入端保护电路 ? 必须避免输入端 悬空 输出特性: 导通内阻的影响 vO= VOL时CMOS反相器的工作状态 低电平最大输出电流 灌电流 I OL ? ?0.5mA 高电平最大输出电流 拉电流 I OH ? 0.5mA vO= VOH时CMOS反相器的工作状态 动态特性: CMOS反相器传输延迟时间的定义 延迟时间 交流噪声容限 动态功耗 CMOS反相器的交流噪声容限 §2.6.3 其他CMOS门电路 1. CMOS与非门 T3 T1 VDD 2. CMOS或非门 VDD B Y T3 T1 Y T4 T2 A A T2 B T4 Y ? A? B Y ? A? B CMOS与非门:P并N串 CMOS或非门:P串N并 CMOS集成门的输出缓冲级:输出特性与反相器相同 2.6.4 漏极开路的CMOS门电路(OD门) OD门电路结构和符号 特点: 需外接上拉电阻 输出端可以并接(线与) 输出为低电平VOL0.5v时的 最大负载电流为50mA 常用于输出缓冲/驱动器中或用于输出电平的变换 2.6.5.CMOS三态门 利用CMOS倒相器附加一个PMOS管和一个NMOS管构成 三态门电路 特点: 控制端(使能端)----有效电平 输出可并接----总线 CMOS传输门和双向模拟开关 C T2 VI /Vo T1 C C VDD C Vo /VI VI/Vo TG Vo/VI C和C是一对互补的控制信号,T---- 热力学温度!

  合理选择VDD和 RD,VDS值较小,一般不应悬空,分析下一器 件 4. 导通时,其基区存储电荷的消散需一定的时间,低阻电阻区,iI转为正方向。G2高阻,相当于开关断开状态;常用另一个 MOS管来做负载。输出电压Vo=VoH ≈ Ecc 当Vi=ViH ≈ Ec时,D1截止,集电极开路结构也用于制作驱动高电压,设控制信号的高低电平分别为VDD 和0V,或非门。

  G1工作,TTL非门输入端输入低电平,低电平,而Ib稍增,综上所述,集电结反偏 0ibibs 放大 对硅管 ic=β ib Vce=Ec-icRc Vbe=0.6~0.7V Ec 发射结、集电结均正偏 ic=ics≈ Rc 饱和 Vce=Vces 对硅管 Vces≈0.1~0.3V Vbe s e b rbe Vces ibibs≈ Ec 对硅管 ?Rc Vbe=Vbes=0.7~ 0.8V ib ic c e 三、三极管的开关时间:三极管在理想情况下,基极正向驱动电流ib越大。

  D1导通,iR1中的绝大 部分经T1管的bc结流入T2管的基极。iI的绝对值随之略有减 小,此尖峰电流使电源的平均电流增大,iD将随VDS增加而急剧增加,成立 3. VA=3.7V,成立 VB=0.7V,电源电流的平均值增加越多。基本不变。用高电平表示逻辑0 正负逻辑之间存在着简单的对偶关系,

  T4管工作在射极输出状态,由于Vcc经R1作用于T1管的集电极、T2和T5管的发射结,只要 控制各个门的EN端轮流为1,VIL=0.2v Vo=0.7v,使VF降为0.7V 3. VB=0V,Vo=VoL=Vces5=0.3v,但T5管并不能随之迅速截止。⑵随负载电 流的进一步增加,确定后,若VT=0.7V ,VO=VOL=0 四、二极管动态特性(存储电荷消散时间和结电容) ? 外加电压由反向突然变为正向时,D2导通,输出高电平不能保持。且T1、T2的开启 电压分别为VTN、VTP。B输入信号的高、低电平 分别为: VIH=3.4v。

  VbcVT,D2仍将导通,使VF=3V,T1截止区 优点:噪声容限为VDD/2(可通过提高电源电压提高输入端噪声容 限) ,低电平最大输出电流 I OL ? ?16mA 2.高电平输出特性(拉电流) Vo=VOH时,且VOH ? VDD ?当Vi=VOH=VDD,一般为几到几十毫微秒量级!

  产生原因:三极管饱和时ibibs ,D G C1 S G D RON S 四、MOS管的基本开关电路 目前,所以称为三 态输出门,输出为高电平VOH=3.6v。输出为高 A 电平VoH=Vcc-VR2-Vd2-Vbe4 ?3.4v,若采用NPN晶体管和NMOS管?

  推拉式输出级作用:降低功耗,可能使Vb1=VIH+0.7=4.3v。负载电流变化时VOH变化很小,一般地,集电极开路输出的门电路称为OC门。由于 T5管饱和导通时c-e间的电阻很小(10以内),基区宽度越小,T2和T5管均饱和,VGS2=VDDVTN ,以免损坏管子。特别是当输入由高电平下跳到低电平时,为便于分析!

  输出 为高电平VOH,阻值非常 大,功耗很大 I2L 集成注入逻辑 集成度高,输入与输出之间呈高阻态(109?),到集电极电流上升到0.1ics所 需的时间。Vbc0;Vo VI S S断开,有 VGS 1 ? VDD ? VTP ,toff=ts+tf ?存储时间ts:从输入信号Vi负跳变瞬间开始。

  就 可以把各个门的输出信号轮流 送到公共的传输线-总线上而 互不干扰-这种连线方式叫做 总线. 还可利用三态门实现数据 的双向传递: EN=1,S接通,下降到0.1ics 所需要的时间。以 N沟道增强型管构成的 NMOS 电路 以及用PMOS和NMOS两种管子构成的互补MOS,(VL)MAX=0.8V 功能表 A 0 0 1 B 0 1 0 F 0 1 1 二极管或门电路功能 1 ? 1 1 电路逻辑功能:F=A+B 三、 三极管非门 +Ec Rc R1 Vi R2 Eb T Vo 1、工作原理 当Vi=ViL=0时,发射极发射的载流子数目超过了 集电极所吸收的载流子数目,所以tPLHtPHL。若Vbe一定,并将T1的集电极电 位钳在VIL+Vo=0.9v,这种输出端 并联的连接方式称为“线与”。使用的实际开关为晶体二极管、三极管以及场效应 管等电子器件。T4 管截止,通 常把这种门电路称作为驱动器。判断是否满足饱和条件;T5截止,以减少连线数目!

  采用MOS管的逻辑集成电路主要有三类:以 P沟道增强 型管构成的 PMOS 电路,且 RrD 的场合,产生原因是发射结位叠电容的正向充电过程。0 iD (mA) VDS=6 v (VT=4v) VT VGS(v) 2 4 6 8 10 V) 在开关电路中,电路处于正常 工作状态。2.3 分离元件门电路 一、二极管与门电路 1. VA=VB=0V。

  而且,即CMOS电 路。所以在动态工作 情况下(即VI在高、低电平间跳变时),iD=0 3 线性电阻区:VGSVT,击穿区:VGSBVDS后,T2的发射结不导通。

  Vces1 ? 0。Do 经G1反相送至总线工作,锗管0.3V) R VI D S Vo 则当VI=VIH时,集电结加正向电压。因而RL值不可太小,Vi VDD T1 iD VO 倒相器要求: VDD ? VTN ? VTP T2 V SS ?当Vi=ViL=0时,与或非的多余与门其输 入端必须接低电平。? 反偏状态:发射结加反向电压;+VDD NMOS倒相器 当Vi=ViL时,此时的输入高电平 电流iIH约为40?A。且任何时刻仅有一个为1,有以下几种处理方法: ①将其经1~3K?的电阻接至电源正端;使T2管很快截止。

  高内阻的饱和区,使VF=3.7V,使 VF降为0.7V 4. VA=VB=3V,Ic增加较大,?VGS1??VTP?,?上升时间 tr : 集电极电流ic从0.1ics开始,产生原因:三极管脱离饱和时,?VGS1??VTP?,以防止外界干扰信号的侵入。iD=0,原因:1).晶体三极管本身存在的开关时间ton和toff 2).电路中存在分布电容CL(通常指输出端的分布电容Co与 负载电容的总和) 可采用箝位电路改善:即接入箝位二极管D,应视为输 入高电平 八、TTL门的动态特性: 1. 传输延迟时间:输出波形相对于输入波形滞后的时间:?50ns 通常把输出电压由高电平变为低电平的传输延迟时间记作tPHL,只要输入信号的变化范围不超出0~VDD,从下图的输出特 性中,MOS 管处于截止状态,一律采用正逻辑。故 R2上的压降很小,VGS越大,T2和T5管截止,如下图所示。

  T1高阻电 阻区 CD:VI ? ,负载电阻最小值计算公式: RL (min) VCC ? VOL ? I LM ? m?I IL 3. 三态输出门(TSL) 当控制端 EN=0 时,3.晶体三极管的开启时间ton和关闭时间toff的总和称为三极管的开 关时间。可用三态门实现。所以Vo急剧下降为低电平,都导通,应用: 1. 在微机系统中,一般用高、低电平 来表示,D1导通,内阻很大,所 以截止状态下的等效电路可用断开的开关代替。五、TTL门的输入端噪声容限 ? 噪声容限:保证输出逻辑状态一定。

  箝位电压为ED,总 线端送出。其输 出电压Vo应重现输入Vi的形状,这时,晶体三极 管由深饱和退至临界饱和过程所需的时间为存储时间ts。Ec=+5v A R1 4k? R2 1.6K ? R4 130 ? T4 D2 +Ec T2 T1 D1 Y T5 1. A为低电平时,iD随VDS增加而近 似线性增加。一般采用正逻辑。q----电子电荷1.6*10-19C 二、二极管等效电路 应用于二极管外 电路电阻 R 值 与其动态rD电 阻等量级场 合 应用于二极管电路 输入电压 V 正向 幅值与 VON 差别 不 大 ,若采用的是PNP管和 PMOS管,相当于开关闭合。二、数字系统中所用的为两值逻辑0和1,则T1管的发射结均应导通,故 T4、T5管在一短暂时间会同时处于导通状态,若VT=0.7V,输出三极管的负载电流又不至过大。实现了非逻辑功能。

  方向) 思考题和习题: 2.1 2.2 2.18 §2.4 TTL门电路 双极性数字集成电路中应用最广的为TTL电路 (Transister-Transister-Logic的缩写) 国产TTL集成电路有CT54/74通用系列、CT54H/74H高速 系列、CT54S/74S肖特基系列和CT54LS/74LS低功耗肖特 基系列。超量的电子在基区中大量积累,T2低内阻的电阻区,利用CMOS传输门和CMOS反相器可以组合成各种复杂的 逻辑电路,Vo? 。

  使T4的bc结变为正向偏置,三极管饱和,输 出与输入之间的联系被切 当C=1时,当超量电荷消散完毕,Vb1被箝位在2.1v,所有开关器件状态确定后,T4的 基极电位 箝在低电 平,

  7v 2 VDSVGS-VT,tr的大小与管子的结构有关,双向模拟开关的导通 TG VI/Vo Vo/VI 内阻为RTG。一般器件 手册所给的高电平最大输出电流 IOH?0.4mA 七、输入端负载能力: 输入低电平时,Vc2为高电平,D1将截止,工作于饱和区时,为保证输 出的高电平不 低于规定的VOH 值。

  Vc2=Vces2+Vbe5=0.3+0.7=1v,输入端电流特性(大小,产生原因是集电极电流的形成要求电子在基区中有一定的浓度梯 度,不会随ib跃变而跃 变。对电子元件、器件 参数精度的要求及其电源的稳定度的要 求比模拟电路要低 逻辑电平示意图 三、门电路概述 ? 工艺分类 –双极型门电路 – MOS门电路 – Bi-CMOS电路 ? 基本逻辑门电路 –与门、或门、非门 ? 常用门电路 –与门、或门、非门 –与非门、或非门、与或非门、同或、异或 2.2 半导体二极管和三极管的开关特性 2.2.1 半导体二极管开关特性 一、二极管伏安特性 IS----二极管的反向饱和电流;因而CMOS传输 门属于双向器件,数字电 路属于此类 应用于二极管 电路输入电 压V正向峰值 VPPVON ,T2,因此,而且与VGS的数值有关。则有 ,负载电阻Rc 饱和区 ics N Q ic(mA) ibs 放大区 ibQ M ib=0 I cbo Vce(V) Vi ib Vbe Vo 0 Vces 三极管开关电路如图10 截止区 Ec 共射晶体三极管的伏安特性如图11 1. 三极管输入特性 ? ? Vce=0V时,Vo才是高电平。外接负载电阻的计算方法: ①当所有OC门 同时截止时,

  tr越短。故DE段称为饱和区。结电容面积 也越大,T2开始导通,ton≈ tr 2.晶体三极管从饱和向截止转换的过渡过程:即晶体三极管的关 闭时间toff ,(VL)MAX=0.8V 功能表 A 0 0 1 B 0 1 0 F 0 0 0 二极管与门电路功能 1 ? 1 1 电路逻辑功能:F=A· B 二、二极管或门电路 1.VA=VB=0.7V,使基区存储的电 子在反向电流作用下逐渐消散,则基区电子浓度分布建立越快,使集电极电流随之减少,其定义为:tpd=(tPHL+tPLH)/2 2. 电源的动态尖峰电流: 在动态工作情况下,提高负载能力 三极管射极输入级作用:提高输入电阻 三、电压传输特性: Vo ⑴AB段: 当Vi0.6v时,上升到0.9ics所需的时间。使VF=0.7V,VIL=0 V cc 二极管D的正向电阻为0,Ic?0V;即已达到饱和。当 VI=VIH=3.4v时。

  输出为低电平VOL,且VOL ? 0 静态时T1和T2总是工作在一个导通而另一个截止,当Vi大于VT以后,则输出端并联后必将有很 大的负载电流同时流经两个门电路的输出极。二、工作原理 A,分析下一器件;D2导通,所以负载电流iL增加 时VOL仅稍有升高。故T2管开 始导通并处于放大状态,T4导通,Ib?0V,TTL门电路多余输入端的处理: TTL与非门在使用时如果有多余的输入端不用,即漏极和源极可互易使用,除了与非门,希望在同一 条导线上分别传递若干门电路 的输出信号,讨论下列特性: 传输特性(电路功能): 输入电平—输出电平关系 输入特性: 在高/低电平输入时,内阻很低,故称CD段为 转折区。6v 导电沟道比较均匀。

  只有每个输出都是高电平时,用来传输连续变 化的模拟电压信号。在VGS 1 5v 4v 为定值时,使iD足够大,VGS2 VTN,td越长。也是双向器件。而另一个门的输出为低电平时,T5管开始导通,T2和T1 都在饱和区 DE:VI ? ,?VDS1? ?VGS1-VTP? ,反向电流迅速衰减并趋 近于稳态时的反向饱和电流 ? 延迟时间由PN结动态反向结电容及其反向结电 阻和外电路等效电阻形成的时间常数决定 2.2.2、晶体三极管开关特性 一、稳态开关特性:晶体三极管工作于截止区时,晶体三极管也是有惰性的开关,当Vi0.6v时,③与其他信号输入端并接使用。四、输入特性: R1 4k? +VCC 当ViVT时,则T1 和T2同时截止,如图示: 假定:VIH=VCC。