大发快三平台有多少|数字电路课程设计课程

 新闻资讯     |      2019-10-31 02:49
大发快三平台有多少|

  即CP0和Q0组成二进 制计数器,⑤ 写出设计性实验报告。。一般电子手表都具有时、分、秒 等校时功能。74LS90作个位计数 器。脉冲干扰,可能是由于电 中的错误和不足 按照信号的流 同步,74LS47为集电极开路输出,大电容与 0.01?F的 片数码显示器 小电容相并联 如图所示 g a g a g a g a g a g a 74LS48(6) A3 A2 A1 A0 74LS48(5) A3 A2 A1 A0 74LS48(4) A3 A2 A1 A0 74LS48(3) A3 A2 A1 A0 74LS48(2) A3 A2 A1 A0 74LS48(1) A3 A2 A1 A0 6 2 1 7 & 5 1Q 1D 2 1Q 1 1RD 1CP 3.3k? 3 & & 1 7 6 2 3 5 Q3 Q2 Q1 Q0 U/D 74LS191 LD D3 D2 D1 D0 G CP 11 9 10 1 15 4 14 1 9 11 12 Q3 Q2 Q1 Q0 74LS92(2) R0(1) CPB CPA 9 1 14 Q3 Q2 Q1 Q0 74LS90(5) R0(1)R9(1)CPB CPA 9 Q3 Q2 Q1 Q0 74LS92(1) R0(1) CPBCPA Q3 Q2 Q1 Q0 74LS90(4) R0(1)R9(1)CPBCPA +5V 74LS74 & & & 1 1Hz 校时脉冲 & 分十位 进位脉冲 & 1 & 秒十位 进位脉冲 0.01?F 2k? 10k? 7 6 2 1 8 +5V 3.3k? 4 1kHz 500Hz S2 3.3k? +5V 10Hz Q0 Q3 74LS90(2) CPA CPB R0(1) R9(1) 0.01?F S1 1Hz 5.1k? 555 3 数字电路课程设计 0.1?F 5 12 11 Q0 Q3 74LS90(1) CPA CPB R0(1) R9(1) 14 1 2 6 Q0 Q3 74LS90(3) CPA CPB R0(1) R9(1) 0.01?F 四、设计任务及要求 1. 功能要求 基本功能 以数字形式显示时、分、秒的时间!

  Q3 Q2 Q1 六进制 Q0 二进制 CLK0 CLK1 R02 R01 74LS92结构图 数字电路课程设计 六十进制计数器 7 6 1 14 INB INA QD QC QB QA 8 9 11 12 R02 R01 U4 74LS92D R92 R91 7 6 3 2 1 14 R02 R01 INB INA QD QC QB QA 11 8 9 12 三、主体电路的设计 数字电路课程设计 CLK 1HZ U5 74LS90D 三、主体电路的设计 4、译码显示电路的设计 74LS47、74LS48为BCD—7段译码/驱动器,校正时间。其中小时位用发光二极管指示。数字电路课程设计必要时还应将其改为去抖动开关电路 & & & & 出的1Hz脉冲 单次脉冲产生器 。分和秒的计时为60进制;则可以进 1 进位脉冲 进位脉冲 当S1或S2分别 ”用的控制 行“慢校时” 用的控制开关 开关 为“ 0”时可进 校时脉冲 3.3k? C2 0.01?F 数字电路课程设计 S2 3.3k? C1 0.01?F S1 三、主体电路的设计 6. 主体电路的装调 3 8 3 8 BS202?6 3 8 3 8 3 8 3 8 如果显示字符 经过联调 由数字钟 级联时如果出 如果因实 变化很快,而74LS48的内部有升压电阻,再测试 向分级安装,这 起逻辑混乱,模糊不 并纠正设计方案 系统组成框图 现时序配合不 验器材有限,报整点时数;用时要外接电阻;整个系统所用的器件种类应尽可能少。数码显示器BS202 4只,而74LS48则用 来驱动共阴极的发光二极管显示器。

  分十位 秒十位 S2为校“时” S1为校“分 1 提供,如仿电台报时用的 1kHz的高音频信号和500Hz的低音频信号等。a—g为 7段译码输出端。要求实现电路的基本功能,为节省器件,有两个清零端和两个置9端 74LS90管脚和功能图 数字电路课程设计 CP 14 1 INA INB R01 R02 2 3 QA QB QC QD 12 9 8 11 1kHZ U1 74LS90N 6 7 R91 R92 14 1 INA INB R01 R02 6 7 R91 R92 2 3 三片74LS90构成的1000分频器 三、主体电路的设计 数字电路课程设计 14 1 2 3 6 7 INA INB R01 R02 R91 R92 QA QB QC QD 12 9 8 11 U2 74LS90N U3 74LS90N QA QB QC QD 12 9 8 11 1HZ 三、主体电路的设计 3、时分秒计数器的设计 分和秒计数器都是模M=60的计数器,数字电路课程设计 三、主体电路的设计 74LS90结构 74LS92是二—五—十进制计数器,数字电路课程设计 三、主体电路的设计 振荡器的设计方案一 采用电子手表集成电路(如5C702)中的晶体振荡器电路,常取晶振的频率为32768Hz因其内部有15级2分频集成 电路,?提供功能扩展电路所需要的信号,这里只进行分和小时的校时。成本低;小时的计时要求为“12翻1”,

  校时是数字钟应具备的基本功能。数 字钟应自动显示为00时00分00秒,通常选用石英晶体构 成振荡器电路。其中,为使电路简单,扩展功能 定时控制;CP1和Q3Q2Q1在74LS92中为六进制计数器。阻(可以直接与显示器 连接)。3片级联则可获得所需要的频率 信号,其中,数字电路课程设计 三、主体电路的设计 校“时”、校“分”电路 至时个位计数器 至分个位计数器 行“快校时” +5V 需要注意的是,选用3片中规模集成电路计数器74LS90可以完成上述 功能。作为数字 时计数器 分计数器 钟的时间基准,数字电路课程设计 触摸报整点时数;详见“数字电路课程设计教学安排表”。因此无需外接电 A3A2AlA0为8421BCD码输入端,其它 二、系统组成框图 时显示器 分显示器 秒显示器 定时控制 主 体 电 路 时译码器 分译码器 振荡器产生的稳定的高 频脉冲信号,74LS47可用来驱动共阳极的发光二极管显示器,计时精 度越高。74LS00 1片。

  使用的器件少,因每片为1/10分频,以数字形式显示时、分、秒的时间;引 个位和时计数器 的,即当数字钟运 行到12时59分59秒时秒的个位计数器再输入一个秒脉冲时,数字电路课程设计 三、主体电路的设计 74LS92结构 74LS92是二—六—十二进制计数器,74LS48的功能表如下表所示,时计数器是一个“12进制”的特殊进制计数器,Q3端输出 频率为100HZ,实现日常生活中习惯用的计 时规律。校时电路的要求 在小时校正时不影响分和秒的正常计数;便于级联 与调试(注意:领到元件后用“万用表”测试元器件质量的好 坏) ;④ 画出数字钟系统的整机逻辑电路图;② 设计并安装各单元电路,③ 测试数字钟系统的逻辑功能。

  第3片的 Q3端输出为1Hz。即所有功能部件都采用TTL或 CMOS集成电路。再经分 频器输出标准秒脉冲 校时电路 秒译码器 仿电台报时 秒计数器 报整点时数 扩 展 电 路 数字钟电路系统由主体电路和扩展电路两大部分所组成 计数器的输出经译码器送显示器 数字电路课程设计 触摸整点报时 秒计数器计满 60后 向分计数器进位 小时计数器按照 分计数器计满60后 振荡器 分频器 扩展电路必须在主体电路正常运 计时出现误差时可以用校时电 “12翻1”规律计数 向小时计数器进位 行的情况下才能进行功能扩展 路进行校时、校分、校秒 1s 三、主体电路的设计 设计原则 尽量选用同类型的器件,第2片的Q3端输出为10Hz,参考格式为: 数字电路课程设计 四、设计任务及要求 3. 设计报告参考格式 目 录 一.设计任务(设计课题、功能要求) 二.设计框图及整机概述 三.各单元电路的设计方案及原理说明 四.调试过程及结果分析 五.设计、安装及调试中的体会 六.对本次课程设计的意见及建议 七.参考文献 八.附录(包括:整机逻辑电路图和元器件清单) (目录供参考) 数字电路课程设计 五、课程设计时间安排 四周内完成。74LS48 4片,1、振荡器的设计 振荡器是数字钟的核心。这里选用555构 成的多谐振荡器?

  或尖峰 其中秒计数器的 源电流的跳变引起 之处后,最后画出满 指组成数字钟 逻辑门来延时 ,2.给定的主要元器件 给定的主要器件: 555 1片,要求布线整齐、美观,求。一般来说,接电容C1、C2可以缓解 用分频器输 如果校时脉冲由 抖动。振荡器的频率越高,其计数规律为:00-01…-58-59-00…选74LS92作十位计数器,输出1Hz的标准脉冲 1 1 晶 体 振 荡 器 电 路 vo RF 22M? JT 32768Hz C1 3/22pF C2 20pF R 150k? 数字电路课程设计 三、主体电路的设计 振荡器的设计方案二 若精度要求不高也可采用由集成逻辑门与RC组成的时钟源振荡器 或由集成电路定时器555与RC组成的多谐振荡器。数字电路课程设计 三、主体电路的设计 74LS48功能表 数字电路课程设计 三、主体电路的设计 5、校时电路的设计 当数字钟接通电源或者计时出现误差时,因而可以省去 通常用几十微法的 足设计要求的总 的各功能电路 2片译码器和2 体逻辑电路图,的十位可以采用 器件的电源端 是否满足设计要 VCC 里的每一级是 可以增加多级 发光二极管指示 加退耦滤波电容。发光 二极管 1只,可能会产生抖动,开关 S1或S2为“ 0”或“1”时 校时脉冲采 ,数字电路课程设计 四、设计任务及要求 3. 设计步骤与要求 ① 拟定数字钟电路的组成框图,数字电路课程设计 设计题目:数字钟电路的设计 数字电路课程设计 数字钟电路设计 数字钟的功能要求 系统组成框图 主体电路的设计 功能扩展电路的设计 设计任务及要求 课程设计时间安排 数字电路课程设计 一、数字钟的功能要求 基本功能 准确计时,可在集成电路 电路的逻辑功能 逐级级联,需要校正时间(或称校时)。

  即第1片的Q0端输出频率为500HZ,仿广播电台正点报时;则 清,要求手动快校时、快校分。振荡器的稳定度及频率的精确 度决定了数字钟计时的准确程度,74LS92 2片,74LS90 5片,再将它们级联组成模数M=60的计数器。设振荡频率f0=1kHz R1 2k? +5V 555 多 谐 振 荡 器 RP 10k? 7 R2 5.1k? 6 2 C1 0.1?F 1 8 4 555 3 vo 1ms 5 C2 0.01?F 数字电路课程设计 三、主体电路的设计 2、分频器的设计 分频器的功能: ?产生标准秒脉冲信号;在分校正时不影响秒 和小时的正常计数。校时电路是由与非门构成的 & & 组合逻辑电路?数字电路课程设计课程